英语原文共 9 页,剩余内容已隐藏,支付完成后下载完整资料
利用FPGA进行数据采集和通信的全面嵌入式解决方案
VenkatramanKandadai,MoorthiSridharan,
SelvanManickavasagamParvathy,RajaPitchaimuthu
国家技术研究所电气和电子工程系,
Tiruchirappalli620015,印度,
2015年8月11日收到;2016年12月9日在线提供2017年2月16日
摘要:实时应用中的数字控制器需要一个可靠的数据采集系统,以便进行有效的处理。本文重点介绍了利用现场可编程门阵列(FPGA)设计和开发一种用于数据采集和通信的综合嵌入式解决方案。在该解决方案中,开发了一个嵌入式平台,该平台获取数据,监控并提供网络中通过以太网连接的设备之间的必要通信。该系统采用服务器-客户端体系结构的通信模式;连接到客户端的设备的控制信号由服务器控制,设备的状态显示在服务器端进行在线监视。建议的嵌入式解决方案无需专用个人电脑即可工作。将该平台应用于实验室构建的微电网原型,对其通用性和有效性进行了实验测试。
关键词:通信;数据采集;FPGA;微电网
- 引言
任何数字系统与现实世界互动的支柱都是来自各种系统的信号的数据采集。数据采集的要求是量化电气或物理现象,如电压、电流、温度、压力或声音。尽管每个数据采集系统(DAS)都是由其应用需求定义的,但每个系统都有一个共同的目标,即获取、分析和呈现信息。Das混合了信号、传感器、执行器、信号调理、数据采集设备和应用软件数据采集包括从测量源收集模拟信号,并对信号进行数字化处理,以便存储、分析、表示或控制。一般来说,传感器以模拟形式提供关于过程特定方面的连续数据,如电压、电流、温度等,需要转换为数字形式,采集后还需要进一步处理。因此,模拟信号通过模拟转换器转换为数字。所获得的数据现在可以在数字总线上传输到中央处理单元进行进一步分析。与来自传感器的模拟数据相比,数字传输对噪声的免疫力更高。
现有的DAS体积大、价格昂贵且需要设计冗余才能获得高可靠性和高速采集。因此,必须使用嵌入式处理器来减小系统大小、避免设计冗余、降低成本和功耗。现场可编程门阵列(FPGA)是嵌入式系统领域的创新之一,由于具有高度的并行性、低功耗、输入和输出(I/O)能力,这种创新更加具有经验性。它的计算吞吐量可以比典型的数字信号处理器(Dsp)更高,成本要低得多,因为FPGA的硬件资源可以配置为适应特定应用的需求。
一般情况下,DAS可以采集单通道或多通道信号。多通道ADC转换的本能用法是为每个通道使用专用ADC,或者使用具有时分复用的单个ADC。大多数ADC使用时分复用,其中通道的数量较少。大多数FPGA主板的ADC通道数量较少,这限制了它们接收大量外部模拟信号,随后它们在DAS中作为控制器的功能。
考虑到数据采集后通信和监控的重要性,将数据采集、监控和通信结合起来,设计一个通用平台,使其对任何类型的系统都具有普遍的灵活性至关重要。为此,本文提出了一种FPGA板的方法,该方法采用了较少的板载ADC通道来接收更多的信号,从而扩展了它们在DAS中的功能。此外,还提出了一种集成数据采集、监控的嵌入式平台,允许网络中的FPGA板之间进行通信。以太网接口已用于FPGA主板之间的一对一通信,其中一个充当服务器,另一个充当客户端。连接到客户端的设备的状态将传递到服务器上进行监视。这样可以方便地监控和控制远程位置的电器。利用AltiumNanoboard(NB3000)FPGA板对该平台进行了测试。
在所提出的工作中,采用非常高尺度集成电路(VHSIC)硬件描述性语言(VHDL)编程的硬核数字组件已被用于数据采集。采用嵌入式C编程的软核处理器已用于数据监控和以太网通信。
2、嵌入式平台
图1显示了所提出的嵌入式平台的框图,该框图获取数据,监控数据,并在通过以太网接口连接到网络中的FPGA主板之间提供一对一的通信。该平台分为三个部分。(A)数据获取、(B)监测和(C)以太网通信,下文将讨论这些问题。
2.1、数据采集
为了增强DAS中板载ADC通道数量较少的FPGA主板的功能,提出了一种将模拟信号采集卡(ASAC)连接到FPGA主板的方案,从而增强了外部模拟信号。主板的可访问性。ASAC是模拟多路复用器与主机FPGA板板上ADC每个通道的集成,其中选择位的值
(Y)模拟多路复用器的支持和控制来自FPGA内部开发的嵌入式块。在FPGA内部设计了一个计数器,通过主机FPGA板的I-O引脚为模拟多路复用器提供选择位.
图2说明了所提出的系统的概念设计,其中ASAC与主机FPGA板集成。在此图中,2N(或更少)模拟输入信号连接到模拟多路复用器,而该多路复用器又会选择依赖于选择线的n位组合的多路复用器。每个多路复用器的输出被赋予板载ADC的一个特定通道,多路复用控制器也嵌入到FPGA中。
图3显示了在FPGA中实现的算法的广义流程图。例如,可以考虑具有X个ADC通道x个码的主机FPGA板。通过在每个通道中加入2N:1多路复用器,FPGA访问的通道数量增加到2N*X。让X1成为FPGA访问的当前通道(如果X=4,则X1=0、1、2、3)。作为第一个度量值,X1和给多路复用器的选择位设置为零。目前,与第一多路复用器第一输入相对应的模拟信号在采集过程中通过ADC读取。在ADC的转换期间,用于选择位的计数器将增加一个。因此,为模拟输入提供了充足的稳定时间,使其在输出端得到满足。一旦FPGA读取当前多路复用器的2N通道,计数器的值就会变为零。然后选择下一个ADC通道(X1=X1 1)。一旦X1达到其最大值(X),它将被重置,并重新散列该过程。
嵌入式平台所能达到的最大采样频率取决于ADC的最大采样频率,也取决于必须增强的数字通道。例如,如果Z是ADC的最大采样频率,N是必须增强的通道数,则可以实现的系统采样频率为(Z/n)。
2.2、显示
从FPGA主板在VGA显示器上显示信息的硬件要求包括FPGA(TSK3000A-32位RISC处理器)、VGA控制器和SRAM控制器内的软核处理器。TSK3000A处理器执行本机软件代码启动FPGA主板,并初始化除执行用户编写的软件代码之外的其他软件包装。VGA控制器支持FPGA主板上的硬件控制器元素与软件包装器之间的接口,以建立和初始化VGA监视器。SRAM控制器为显示操作提供内存,用于数据缓冲区,在将数据发送到VGA监视器之前,数据将存储在数据缓冲区中。
软件代码的流程图如图4所示,它用于VGA监视器上的信息的分解。图形t结构(内置)初始化FPGA主板上的显示驱动程序,它进一步激活所有硬件组件并运行所有关联的软件包装器,这些包装处理FPGA主板和VGA监视器上的显示驱动程序的初始化问题。画布t结构(内置)可帮助用户以必须在监视器中显示的方式进行初始化。初始化图形驱动程序和画布后,画布将填充任何背景色,并设置为可见。此后,信息被传递到显示器上,以便按照字符串、显示位置的x和y坐标、文本颜色和样式进行显示。由于开发的显示系统是一个在线监控系统,该程序对所有必须单一计算的数据单独运行。每当监测数据发生变化,如测量参数的变化。
2.3、以太网通信
以太网是各种密切相关的网络标准的通用名称。许多系统使用TCP/IP套件,因为它提供了在互联网协议(IP)网络上运行的设备之间可靠、有序和错误地传递数据包流的信息传递。在TCP/IP套件中,传输控制协议(TCP)负责将数据分解为小数据包,然后才能在发送端通过网络发送数据包,并负责在数据包到达接收端时再次组装数据包。IP负责设备和设备之间的通信。它负责通过互联网寻址、发送和接收数据包。
TCP任何IP协议的设计使网络中的每台计算机或设备都有一个唯一的IP地址,并且每个IP地址可以在最多65,555个不同的端口上打开和通信,以便在任何其他网络设备之间发送和接收数据。IP地址唯一标识网络上的设备,端口号指示一个设备与另一个设备之间的特定连接(即两个IP地址之间)。TCP/IP端口可以被认为是专用的双向通信线路,其中端口号用于标识两个设备之间的唯一连接。
Get the number of on-board ADC Channels (X) and Get the number of inputs to multiplexer( 2N )
X1=X1 1
Select channel 0 of on-board ADC (X1=0), Initialize the pointer (J) indicating the register in FPGA (J=0)
Initialize value of multiplexer selection bits (Y=0)
Store K bit value (ZD) in register D(J) inside FPGA
Start
Feed the analog output of
multiplexer (Z) to on-board ADC channel X1
Convert analog input to digital data using ADC and amp; increment the selection bits of multiplexer by 1 (Y=Y 1)
J=J 1
Yes
If Y(2N-1)
No
Yes
If X1 (X-1)
No
Fig. 3. Flow chart of the proposed data handling algorithm.
为每个FPGA设备分配IP地址和用于在FPGA设备之间进行通信的端口号后,将使用客户端/服务器模型。在客户端/服务器模式下,TCP任何IP客户端通过发送请求数据包来启动与TCP任何IP服务器的通信。当服务器收到请求时,它将对其进行处理并进行响应。在客户端和服务器之间建立通过TCP/IP端口的连接后,数据可以向任何一个方向发送,并在客户端或服务器终止连接之前一直处于打开状态。客户端/服务器TCP只能协议的一个非常好的优点是,实现发送和接收数据的低级驱动程序对所有数据执行错误检查,并保证发送或接收的任何数据不会出现错误.
在目前的方案中,TCP/IP套件用于在两个FPGA板之间建立以太网通信,其中一个板充当主服务器,另一个作为奴隶客户。服务器通过发送切换命令来控制客户端,以操作连接到客户端的设备。然后,客户端处理接收到的命令,并将其转换为切换特定设备开或关的操作。这种类型的控制系统为控制通过以太网连接的远程位置的设备提供了自由。
此外,设备的状态显示在服务器端进行监视。
在AltiumNanoboard上实现以太网通信涉及与Ts3000a处理器接口的随机存取内存(RAM)、以太网端口、串行外围接口(SPI)主控制器和I/O端口等外围设备。TSK3000A是一种与愿望骨总线系统兼容的简化指令集计算(RISC)处理器。以太网系列外围设备通过提供IEEEE802.3媒体独立接口(MII),在处理器和物理层设备之间提供接口。与多个从属SPI外围设备的通信由SPI主控制器控制。I/O端口块是一个符合Wishbone-compliant的、可配置的并行端口单元,它提供了一个简单的寄存器接口,用于存储要从设计中的其他设备传输到/的数据。
3测试项目
为了在实时应用中测试所提出的嵌入式平台的功能,在实验室中构建了一个独立微网格的原型,本节对此进行了阐述。
3.1微电网
微电网系统是一种小型电力系统,它能实现分布式可再生能源的协调和负荷的控制由于微电网方法的不同性质,可以删除或最小化与中央调度实用程序的连接,以便提高敏感负载的电能质量。通常,微电网有两种操作模式:独立(孤岛)模式和并网模式。此外,微电网系统可分为基于组件系统所连接的总线的交流总线和直流总线系统。
通过整合多种类型的可再生能源,即风能和太阳能以及柴油发电机和储能系统,形成了一个独立的微型电网。总体原理图如图5所示,图6中显示了相同的硬件设置。采用风能转换系统(WECS)、电池库和带DC-DC转换器的光伏阵列,形成直流母线。柴油发电机与逆变器的输出并联。此外,根据为剥离负载分配的优先级,负载被归类为临界载荷(CL)和非临界载荷(NCL)。
由于资源(源和负载)的监控位置分布广泛,因此采用了两个FPGA控制器、源FPGA控制器和负载FPGA控制器,通过以太网接口就业TCPIP套件进行连接。
在微电网的实现和控制中,源控制器必须获得光伏阵列电压和电流(VPV和IPV)、风力发电机电压和电流(大众和IW)、电池电压和电流(VB和IB)、三相交流负载电压和电流。(vlr、vly、vlb和ilr、ily、ilr)和三相交流柴油发电机电压和电流(vdr、vdy、vlr和idr、idr、idr)。因此,总共必须向源控制器发出18个信号。负载和DG电压是平衡的,因此读取任何一个三相电压都足以计算功率。因此,输入到源控制器的模拟信号数量减少到14个。主机FPGA主板只有四个ADC通道。因此,在源控制器的板载ADC的每个通道中都添加了一个4:1多路复用器。通过实施第2节中提出的DAS,将总共提供16个输入行。控制和监测微网格所需的14个信号使用增强的16个输入线路输入到源FPGA。
源FPGA控制器在从各种能量源和负载获取电压和电流信号后,分别计算所产生的功率和负载功率。根据发电与需求之间的功率不平衡,由源控制器在切换非临界负载时做出决定,并通过以太网接口将决策传
剩余内容已隐藏,支付完成后下载完整资料
资料编号:[20902],资料为PDF文档或Word文档,PDF文档可免费转换为Word
课题毕业论文、文献综述、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
您可能感兴趣的文章
- 宽温度范围内锗硅p-i-n二极管的弗朗兹-凯尔迪什效应外文翻译资料
- 采用频域表面等离子体激元光谱测量金膜的厚度和光学色散特性外文翻译资料
- 用于痕量气体检测的光声池的缓冲结构优化外文翻译资料
- 喷射冷却金属簇的腔环降染料激光光谱: Cu2和Cu3外文翻译资料
- 基于Arduino-UNO和L abVIEW的振动信号实时小波分析外文翻译资料
- 射流冷却金属簇: Cu2和Cu3的腔衰荡染料激光光谱外文翻译资料
- 法布里-珀罗腔振铃在高精度测I中的分析与实验研究外文翻译资料
- 通过飞秒时间分辨光电子成像探测对邻二甲苯超快内转换外文翻译资料
- 氧化镓:有望提供更高效的使用寿命外文翻译资料
- 亚波长光栅结构的消失场波导传感外文翻译资料